सवाल हमारे पास एक ही गति पर सभी कोरों के साथ CPUs क्यों हैं और विभिन्न गति के संयोजन नहीं हैं?


आम तौर पर यदि आप एक नया कंप्यूटर खरीद रहे हैं तो आप यह निर्धारित करेंगे कि कौन सा प्रोसेसर आपके अपेक्षित वर्कलोड के द्वारा खरीदा जाएगा। गेम में प्रदर्शन एकल कोर गति द्वारा निर्धारित किया जाता है, जबकि वीडियो संपादन जैसे अनुप्रयोग कोर की संख्या से निर्धारित होते हैं।

बाजार में जो उपलब्ध है उसके संदर्भ में - सभी सीपीयू में लगभग समान गति होती है जिसमें मुख्य मतभेद अधिक धागे या अधिक कोर होते हैं।

उदाहरण के लिए:

  • इंटेल कोर i5-7600K, आधार आवृत्ति 3.80 गीगाहर्ट्ज, 4 कोर, 4 धागे
  • इंटेल कोर i7-7700K, आधार आवृत्ति 4.20 गीगाहर्ट्ज, 4 कोर, 8 धागे
  • एएमडी रेजेन 5 1600 एक्स, आधार आवृत्ति 3.60 गीगाहर्ट्ज, 6 कोर, 12 धागे
  • एएमडी रेजेन 7 1800 एक्स, आधार आवृत्ति 3.60 गीगाहर्ट्ज, 8 कोर, 16 धागे

तो हम एक ही घड़ी की गति वाले सभी कोरों के साथ बढ़ते कोर के इस पैटर्न को क्यों देखते हैं?

हमारे पास भिन्न घड़ी की गति के साथ भिन्नताएं क्यों नहीं हैं? उदाहरण के लिए, दो 'बड़े' कोर और बहुत सारे छोटे कोर।

उदाहरण के लिए, 4.0 गीगाहर्ट्ज (यानी 4x4 गीगाहर्ट्ज़ ~ 16 गीगाहर्ट्ज़ अधिकतम) पर चार कोर के बजाय, एक सीपीयू के बारे में 4.0 गीगाहर्ट्ज पर चलने वाले दो कोर के साथ क्या कहते हैं और चार कोर 2 गीगाहर्ट्ज पर चलते हैं (यानी 2x4.0 गीगाहर्ट्ज + 4x2.0 गीगाहर्ट्ज ~ 16 गीगाहर्ट्ज अधिकतम)। दूसरा विकल्प एकल थ्रेडेड वर्कलोड पर समान रूप से अच्छा नहीं होगा, लेकिन बहु-थ्रेडेड वर्कलोड पर संभावित रूप से बेहतर होगा?

मैं इस प्रश्न को एक सामान्य बिंदु के रूप में पूछता हूं - विशेष रूप से ऊपर सूचीबद्ध उन CPUs के बारे में नहीं, या किसी विशेष विशिष्ट कार्यभार के बारे में। मैं सिर्फ उत्सुक हूं कि पैटर्न क्यों है।


79
2018-06-24 13:25


मूल


तेजी से और धीमी कोर के साथ कई मोबाइल हैं, और लगभग सभी आधुनिक बहु कोर सर्वरों पर सीपीयू कोर लोड के आधार पर स्वतंत्र घड़ी की गति करता है, कुछ उपयोग किए जाने पर कोर को भी बंद कर देते हैं। एक सामान्य उद्देश्य कंप्यूटर पर जहां आप ऊर्जा बचाने के लिए डिज़ाइन नहीं करते हैं, हालांकि केवल दो प्रकार के कोर (सीपीयू और जीपीयू) होने से प्लेटफार्म अधिक लचीला बन जाता है। - eckes
थ्रेड शेड्यूलर एक बुद्धिमान विकल्प बना सकता है कि किस कोर का उपयोग करना है, यह निर्धारित करना होगा कि कोई प्रक्रिया एकाधिक कोर का लाभ उठा सकती है या नहीं। यह भरोसेमंद करना बहुत ही समस्याग्रस्त होगा और त्रुटि के लिए प्रवण होगा। विशेष रूप से जब यह आवेदन की जरूरतों के अनुसार गतिशील रूप से बदल सकता है। कई मामलों में जब शेड्यूलर का उपयोग किया जाता है तो शेड्यूलर को उप-इष्टतम विकल्प बनाना होगा। समान कोर चीजों को सरल बनाता है, अधिकतम लचीलापन प्रदान करता है, और आम तौर पर सबसे अच्छा प्रदर्शन होता है। - LMiller7
आपके द्वारा वर्णित तरीके से घड़ी की गति को उचित रूप से जोड़ा जा सकता है। 4 गीगा पर चलने वाले चार कोर होने का मतलब यह नहीं है कि आपके पास 16 गीगाहर्ट्ज का "कुल" है, और न ही इसका मतलब यह है कि यह 16 गीगा को 8 गीगाहर्ट्ज या 16 प्रोसेसर पर चलने वाले 8 प्रोसेसर में विभाजित किया जा सकता है। - Bob Jarvis
प्रश्न का आधार बस गलत है। आधुनिक सीपीयू विभिन्न गति पर कोर चलाने में पूरी तरह से सक्षम हैं - phuclv
मल्टी-कोर सीपीयू: क्या मैं कह सकता हूं कि मेरे पास 3x2.1GHz = 6.3GHz CPU है?, मैं बहु-कोर प्रोसेसर में घड़ी की गति की गणना कैसे करूं?, - phuclv


जवाब:


यह के रूप में जाना जाता है विषम मल्टीप्रोसेसिंग (HMP) और मोबाइल उपकरणों द्वारा व्यापक रूप से अपनाया जाता है। एआरएम आधारित उपकरणों में जो लागू करते हैं बड़ा छोटा, प्रोसेसर में विभिन्न प्रदर्शन और पावर प्रोफाइल के साथ कोर होते हैं, उदा। कुछ कोर तेजी से दौड़ते हैं लेकिन बहुत सारी शक्ति (तेज वास्तुकला और / या उच्च घड़ियों) खींचते हैं जबकि अन्य ऊर्जा कुशल होते हैं लेकिन धीमे (धीमे आर्किटेक्चर और / या निचले घड़ियों) होते हैं। यह उपयोगी है क्योंकि जब आप एक निश्चित बिंदु से पहले एक बार प्रदर्शन बढ़ाते हैं तो बिजली का उपयोग असमान रूप से बढ़ता जाता है। यहां विचार यह है कि जब आपको इसकी आवश्यकता होती है तो प्रदर्शन प्राप्त करना और बैटरी जीवन नहीं होता है।

डेस्कटॉप प्लेटफ़ॉर्म पर, बिजली की खपत एक समस्या से बहुत कम है, इसलिए यह वास्तव में आवश्यक नहीं है। अधिकांश अनुप्रयोगों में प्रत्येक कोर की समान प्रदर्शन विशेषताओं की अपेक्षा होती है, और एचएमपी सिस्टम के लिए शेड्यूलिंग प्रक्रिया पारंपरिक एसएमपी सिस्टम के लिए शेड्यूलिंग से कहीं अधिक जटिल होती है। (विंडोज 10 तकनीकी रूप से एचएमपी के लिए समर्थन है, लेकिन यह मुख्य रूप से मोबाइल उपकरणों के लिए है जो एआरएम बड़ा उपयोग करते हैं। लिटल।)

इसके अलावा, आज के अधिकांश डेस्कटॉप और लैपटॉप प्रोसेसर हैं नहीं थर्मल या विद्युत रूप से उस बिंदु तक सीमित है जहां कुछ कोरों को छोटे विस्फोटों के लिए भी दूसरों की तुलना में तेजी से चलाने की आवश्यकता होती है। हमने मूल रूप से दीवार पर हिट किया है कि हम कितनी तेजी से व्यक्तिगत कोर बना सकते हैं, इसलिए धीमी गति से कुछ कोरों को प्रतिस्थापित करने से शेष कोर तेजी से चलने की अनुमति नहीं देंगे।

हालांकि कुछ डेस्कटॉप प्रोसेसर हैं जिनमें एक या दो कोर दूसरों की तुलना में तेजी से चलने में सक्षम हैं, लेकिन यह क्षमता वर्तमान में कुछ बहुत ही उच्च अंत इंटेल प्रोसेसर तक सीमित है (टर्बो बूस्ट मैक्स टेक्नोलॉजी 3.0 के रूप में) और केवल प्रदर्शन में मामूली लाभ शामिल है उन कोरों के लिए जो तेजी से दौड़ सकते हैं।


हालांकि, बड़े पैमाने पर थ्रेडेड वर्कलोड के लिए ऑप्टिमाइज़ करने के लिए बड़े, तेज कोर और छोटे, धीमे कोर दोनों के साथ एक पारंपरिक x86 प्रोसेसर को डिजाइन करना निश्चित रूप से संभव है, इससे प्रोसेसर डिज़ाइन और अनुप्रयोगों को काफी जटिलता मिल जाएगी, इसका उचित समर्थन करने की संभावना नहीं है।

दो तेजी से एक काल्पनिक प्रोसेसर ले लो कबी झील (7 वीं पीढ़ी के कोर) कोर और आठ धीमी Goldmont (एटम) कोर। आपके पास कुल 10 कोर होंगे, और इस प्रकार के प्रोसेसर के लिए अनुकूलित भारी थ्रेडेड वर्कलोड्स सामान्य क्वाड-कोर पर प्रदर्शन और दक्षता में लाभ देख सकते हैं कबी झील प्रोसेसर। हालांकि, विभिन्न प्रकार के कोरों में जंगली रूप से अलग-अलग प्रदर्शन स्तर होते हैं, और धीमी कोर कुछ तेज़ कोर समर्थन का समर्थन भी नहीं करते हैं, जैसे AVX। (एआरएम एक ही निर्देशों का समर्थन करने के लिए बड़े और छोटे दोनों कोरों की आवश्यकता के द्वारा इस मुद्दे से बचाता है।)

दोबारा, अधिकांश विंडोज-आधारित मल्टीथ्रेडेड अनुप्रयोग मानते हैं कि प्रत्येक कोर में समान या लगभग समान स्तर का प्रदर्शन होता है और उसी निर्देश को निष्पादित कर सकता है, इसलिए इस प्रकार की असमानता के परिणामस्वरूप कम से कम आदर्श प्रदर्शन होता है, शायद यहां तक ​​कि क्रैश भी हो सकता है यह धीमी कोर द्वारा समर्थित निर्देशों का उपयोग नहीं करता है। जबकि इंटेल उन्नत निर्देश समर्थन जोड़ने के लिए धीमी कोर को संशोधित कर सकता है ताकि सभी कोर सभी निर्देशों को निष्पादित कर सकें, इससे विषम प्रोसेसर के लिए सॉफ़्टवेयर समर्थन के साथ समस्याएं हल नहीं होंगी।

एप्लिकेशन डिज़ाइन के लिए एक अलग दृष्टिकोण, जो आप शायद अपने प्रश्न में सोच रहे हैं उसके करीब, अनुप्रयोगों के अत्यधिक समानांतर हिस्सों के त्वरण के लिए जीपीयू का उपयोग करेंगे। यह एपीआई का उपयोग कर किया जा सकता है OpenCL तथा CUDA। एक सिंगल चिप समाधान के लिए, एएमडी अपने एपीयू में जीपीयू त्वरण के लिए हार्डवेयर समर्थन को बढ़ावा देता है, जो एक पारंपरिक सीपीयू और एक ही चिप पर उच्च प्रदर्शन एकीकृत जीपीयू को जोड़ता है, जैसा कि विषम प्रणाली वास्तुकलाहालांकि, इसने कुछ विशेष अनुप्रयोगों के बाहर ज्यादा उद्योग को पीछे नहीं देखा है।


81
2018-06-25 03:11



विंडोज़ में पहले से ही 'एप्स', 'पृष्ठभूमि प्रक्रिया' और 'विंडोज प्रोसेस' की धारणा है। तो यह हार्डवेयर स्तर तक नहीं बढ़ता है? - Jamie
@ जैमी ए "पृष्ठभूमि" प्रक्रिया को छोटे समय के स्लाइस मिलते हैं और इसमें बाधा डालने की अधिक संभावना होती है। विंडोज 10 कुछ हद तक एचएमपी सिस्टम के लिए खाता है, हालांकि अभी तक कितनी जानकारी नहीं है। - Bob
तो मुझे लगता है कि संपादन के बाद @bwDraco ने मेरे लिए काफी जवाब दिया है। यदि कोई 'मिश्रित' प्रोसेसर होता है तो यह उसी निर्देश सेट का आसानी से समर्थन कर सकता है अगर इसे इस तरह बनाया गया था, तो फिर हमें सही कोर चुनने के लिए कुछ प्रकार के शेड्यूलर की आवश्यकता होगी। मैं सोच रहा हूं कि वास्तव में बहुत से छोटे कोरों पर जाने से लाभ प्राप्त होने वाले अनुप्रयोगों को शायद बहुत सारे और वास्तव में छोटे कोरों से जाने से भी अधिक लाभ होगा। इस प्रकार हमारे पास जीपीयू त्वरण है। - Jamie
ध्यान दें कि जीपीयू केस 10 छोटे और धीमी कोर के लिए 2 बड़े कोरों का व्यापार नहीं कर रहा है, बल्कि 1024 छोटे और धीमी कोर के लिए 2 बड़े कोरों के व्यापार के बराबर (बहुत मोटा) है। बड़े पैमाने पर समानांतर, न केवल थोड़ी अधिक समानांतर। - Yakk
इंटेल को शायद अतिरिक्त अतिरिक्त सिलिकॉन के बिना AVX2 निर्देश चलाने के लिए गोल्डमॉन्ट कोर मिल सकता है (धीरे-धीरे, 128 बी ऑप्स के जोड़े को डीकोड करके)। नाइट्स लैंडिंग (ज़ीओन फाई) में एवीएक्स 512 के साथ सिल्वरमॉन्ट आधारित कोर हैं, इसलिए ऐसा नहीं है कि सिल्वरमॉन्ट को संशोधित करना असंभव है। लेकिन केएनएल वेक्टर निर्देशों के लिए आउट ऑफ़ ऑर्डर निष्पादन जोड़ता है, जबकि सामान्य सिल्वर / गोल्डमॉन्ट केवल पूर्णांक के लिए ओओओ करता है, इसलिए वे शायद इसे केएनएल की तुलना में गोल्डमोंट के करीब डिजाइन करना चाहते हैं। वैसे भी, insn सेट एक असली समस्या नहीं हैं। यह ओएस समर्थन और छोटा लाभ है जो कम-शक्ति कोर पर मरने वाले क्षेत्र को खर्च करने में वास्तविक बाधाएं हैं। - Peter Cordes


आप जो पूछ रहे हैं वह मौजूदा सिस्टम क्यों उपयोग कर रहे हैं सममित मल्टीप्रोसेसिंग बजाय असममित मल्टीप्रोसेसिंग

पुराने कंप्यूटर में असममित मल्टीप्रोसेसिंग का उपयोग किया जाता था, जब एक कंप्यूटर था विशाल और कई इकाइयों पर रखा गया है।

आधुनिक सीपीयू एक इकाई के रूप में डाले जाते हैं, एक मर में, जहां यह बहुत आसान नहीं है विभिन्न प्रकार के सीपीयू मिश्रण करने के लिए, क्योंकि वे सभी एक ही बस और रैम साझा करते हैं।

घड़ी की बाधा भी है जो सीपीयू चक्रों को नियंत्रित करती है और रैम का उपयोग अलग-अलग CPUs मिश्रण करते समय यह असंभव हो जाएगा गति। क्लॉक-कम प्रयोगात्मक कंप्यूटर मौजूद थे और यहां तक ​​कि सुंदर भी थे तेज़, लेकिन आधुनिक हार्डवेयर की जटिलताओं ने एक सरल लगाया आर्किटेक्चर।

उदाहरण के लिए, सैंडी ब्रिज और आइवी ब्रिज कोर एक ही समय में अलग-अलग गति से नहीं चल रहे हैं क्योंकि एल 3 कैश बस एक ही घड़ी की गति पर कोर की गति से चलती है, इसलिए सिंक्रनाइज़ेशन समस्याओं को रोकने के लिए उन्हें सभी को उस गति से चलाने के लिए होता है या पार्क / बंद (लिंक: इंटेल की सैंडी ब्रिज आर्किटेक्चर का खुलासा)। (Skylake के लिए नीचे दी गई टिप्पणियों में भी सत्यापित है।)

[संपादित करें] कुछ लोगों ने मेरा जवाब गलत कहने का मतलब गलत कर दिया है मिश्रण सीपीयू असंभव है। उनके लाभ के लिए मैं बताता हूं: अलग-अलग CPUs का मिश्रण आज की तकनीक से परे नहीं है, लेकिन ऐसा नहीं किया गया है - "क्यों नहीं" सवाल है। जैसा ऊपर बताया गया है, यह तकनीकी रूप से जटिल होगा, इसलिए महंगा होगा और बहुत कम या कोई वित्तीय लाभ के लिए, इसलिए निर्माताओं में रुचि नहीं है।

यहां कुछ टिप्पणियों के उत्तर दिए गए हैं:

टर्बो बूस्ट सीपीयू की गति को बदलता है ताकि वे कर सकते हैं बदल जाओ

टर्बो बूस्ट घड़ी को तेज करके और कुछ गुणक बदलकर किया जाता है, हार्डवेयर को छोड़कर, जो लोग ओवरक्लॉक करते हैं, वही लोग करते हैं यह हमारे लिए करता है। घड़ी को उसी सीपीयू पर कोर के बीच साझा किया जाता है, इसलिए यह पूरे सीपीयू और उसके सभी कोरों को समान रूप से गति देता है।

कुछ फोनों में अलग-अलग गति के एक से अधिक CPU होते हैं

ऐसे फोनों में आम तौर पर एक कस्टम फर्मवेयर और सॉफ़्टवेयर स्टैक होता है प्रत्येक सीपीयू, दो अलग CPUs (या सीपीयू और जीपीयू की तरह) की तरह, और उनमें कमी नहीं है सिस्टम मेमोरी का एकल दृश्य। यह जटिलता कार्यक्रम के लिए मुश्किल है और इसलिए मोबाइल क्षेत्र में असममित मल्टीप्रोसेसिंग छोड़ी गई थी, चूंकि इसे कम-स्तरीय क्लोज-टू-द-हार्डवेयर सॉफ़्टवेयर विकास की आवश्यकता होती है, जो सामान्य उद्देश्य डेस्कटॉप ओएस द्वारा छोड़ा जाता है। यही कारण है कि पीसी में ऐसी कॉन्फ़िगरेशन नहीं मिली हैं (यदि हम पर्याप्त परिभाषा को फैलाते हैं तो सीपीयू / जीपीयू को छोड़कर)।

2x ज़ीऑन ई 5-2670 वी 3 (एचटी के साथ 12 कोर) के साथ मेरा सर्वर वर्तमान में 1.3 गीगाहर्ट्ज, 1.5 गीगाहर्ट्ज, 1.6 गीगाहर्ट्ज, 2.2 गीगाहर्ट्ज, 2.5 गीगाहर्ट्ज, 2.7 गीगाहर्ट्ज, 2.8 गीगाहर्ट्ज, 2.9 गीगाहर्ट्ज और कई अन्य गति पर कोर है।

कोर या तो सक्रिय या निष्क्रिय है। सभी कोर जो एक ही समय में सक्रिय होते हैं उसी आवृत्ति पर चलते हैं। जो आप देख रहे हैं वह सिर्फ समय या औसत का एक आर्टिफैक्ट है। मैंने खुद यह भी ध्यान दिया है कि विंडोज लंबे समय तक कोर पार्क नहीं करता है, बल्कि रीफ्रेश दर से अलग-अलग पार्कों को अलग-अलग पार्क / अनपर्क करता है संसाधन मॉनीटर का, लेकिन मुझे इस व्यवहार के कारण का पता नहीं है शायद उपर्युक्त टिप्पणी के पीछे है।

इंटेल हैसवेल प्रोसेसर ने वोल्टेज नियामकों को एकीकृत किया है जो प्रत्येक कोर के लिए व्यक्तिगत वोल्टेज और आवृत्तियों को सक्षम करते हैं

व्यक्तिगत वोल्टेज नियामक घड़ी की गति से भिन्न होते हैं। सभी कोर समान नहीं हैं - कुछ तेज़ हैं। कमजोर कोर को दी गई शक्ति को बढ़ावा देने के लिए हेडरूम बनाने के लिए तेज कोर को थोड़ा कम बिजली दी जाती है। मौजूदा घड़ी की गति को बनाए रखने के लिए कोर वोल्टेज नियामक जितना संभव हो उतना कम सेट किया जाएगा। सीपीयू पर पावर कंट्रोल यूनिट वोल्टेज को नियंत्रित करता है और ओएस अनुरोधों को ओवरराइड करेगा जहां गुणवत्ता में भिन्न कोर के लिए जरूरी है। सारांश: व्यक्तिगत नियामक सभी कोर एक ही घड़ी की गति पर आर्थिक रूप से काम करने के लिए हैं, व्यक्तिगत कोर गति निर्धारित करने के लिए नहीं


66
2018-06-24 13:57



आह। अधिक mshorter और बिंदु पर। +1 - Hennes
@harrymc सिंक्रनाइज़र ब्लॉक हैं जो इसे पूरी तरह से प्रबंधित करते हैं; डीआरएएम कोर गति से धीमी गति से चलता है, और आप एक ही चिप पर गतिशील रूप से विभिन्न गति पर इंटेल कोर चल सकते हैं। - pjc50
इंटेल कोर-सीरीज प्रोसेसर हर समय एक ही मर पर अलग-अलग गति से चलते हैं। - Nick T
बड़े। लिटल आर्किटेक्चर और कोर-इंडिपेंडेंट घड़ी बढ़ाने का एकमात्र अस्तित्व आपको गलत साबित करता है। विषम मल्टीप्रोसेसिंग मुख्यधारा है। यह कर सकते हैं किया जाना चाहिए, यह है फोन में किया, लेकिन के लिए कुछ कारण डेस्कटॉप में नहीं - Agent_L
@Agent_L: कारण जटिलता है। डेस्कटॉप सीपीयू पहले से ही काफी महंगा हैं। तो मैं दोहराता हूं: सबकुछ संभव है, लेकिन वास्तविक सवाल यह है कि ऐसा क्यों नहीं किया जाता है, न कि यह किया जा सकता है। मुझ पर हमला मत करो जैसे कि मैंने दावा किया है कि यह असंभव है - मैं बस इतना कहता हूं कि यह बहुत जटिल और महंगा है और निर्माताओं के हित में बहुत कम लाभ के लिए। - harrymc


हमारे पास भिन्न घड़ी की गति के साथ भिन्नताएं क्यों नहीं हैं? अर्थात। 2 'बड़े' कोर और बहुत सारे छोटे कोर।

यह संभव है कि आपके जेब में फोन बिल्कुल उस व्यवस्था को खेलें - द एआरएम बड़ा। लिटल जैसा आपने वर्णन किया है ठीक वैसे ही काम करता है। वहां यह केवल एक घड़ी की गति अंतर भी नहीं है, वे पूरी तरह से अलग-अलग कोर प्रकार हो सकते हैं - आम तौर पर, धीमे घड़ी वाले लोग भी "डंबर" (आउट ऑफ़ ऑर्डर निष्पादन और अन्य CPU अनुकूलन) होते हैं।

यह बैटरी बचाने के लिए अनिवार्य रूप से एक अच्छा विचार है, लेकिन इसकी अपनी कमियां हैं; विभिन्न सीपीयू के बीच सामान को स्थानांतरित करने के लिए बहीखाता अधिक जटिल है, शेष परिधीय के साथ संचार अधिक जटिल है और, सबसे महत्वपूर्ण बात यह है कि इस तरह के कोर प्रभावी ढंग से कार्य शेड्यूलर को बेहद स्मार्ट होना चाहिए (और अक्सर "सही अनुमान लगाने" के लिए) ।

आदर्श व्यवस्था गैर-समय-महत्वपूर्ण पृष्ठभूमि कार्यों या अपेक्षाकृत छोटे इंटरैक्टिव कार्यों को "छोटे" कोरों पर चलाने के लिए है और बड़े, लंबे कंप्यूटेशंस के लिए "बड़े" लोगों को जागृत करना है (जहां छोटे कोरों पर अतिरिक्त समय बिताया जाता है अधिक बैटरी खा रहे हैं) या मध्यम आकार के इंटरैक्टिव कार्यों के लिए, जहां उपयोगकर्ता छोटे कोर पर आलसी महसूस करता है।

हालांकि, शेड्यूलर के पास प्रत्येक कार्य चलने वाले प्रकार के काम के बारे में सीमित जानकारी है, और उन्हें निर्धारित करने के लिए तय करने के लिए कुछ ह्युरिस्टिक (या बाहरी जानकारी, जैसे किसी दिए गए कार्य पर कुछ एफ़िनिटी मास्क को मजबूर करना) का सहारा लेना है। यदि यह गलत हो जाता है, तो आप धीमी कोर पर कार्य चलाने के लिए बहुत समय / शक्ति बर्बाद कर सकते हैं, और खराब उपयोगकर्ता अनुभव दे सकते हैं, या कम प्राथमिकता वाले कार्यों के लिए "बड़े" कोर का उपयोग कर सकते हैं, और इस प्रकार बिजली / उन्हें उन कार्यों से दूर चोरी करना जिन्हें उनकी आवश्यकता होगी।

इसके अलावा, एक असममित मल्टीप्रोसेसिंग सिस्टम पर यह आमतौर पर एसएमपी सिस्टम पर अलग-अलग कोर पर कार्यों को माइग्रेट करने के लिए अधिक महंगा होता है, इसलिए शेड्यूलर को आम तौर पर एक यादृच्छिक मुक्त कोर चलाने और चलने की कोशिश करने के बजाय एक अच्छा प्रारंभिक अनुमान बनाना पड़ता है इसके बाद में।


यहां इंटेल पसंद की बजाय कम बुद्धिमान और तेज़ कोर की संख्या कम है, लेकिन बहुत ही आक्रामक आवृत्ति स्केलिंग के साथ। जब सीपीयू व्यस्त हो जाता है तो यह जल्दी से अधिकतम घड़ी की गति तक रैंप करता है, क्या यह काम सबसे तेज़ काम करता है और फिर इसे सबसे कम बिजली उपयोग मोड पर वापस जाने के लिए नीचे स्केल करता है। यह शेड्यूलर पर विशेष बोझ नहीं रखता है, और ऊपर वर्णित खराब परिदृश्यों से बचाता है। बेशक, यहां तक ​​कि जब कम घड़ी मोड में, ये कोर "स्मार्ट" होते हैं, इसलिए वे शायद कम घड़ी "बेवकूफ" बड़े से अधिक उपभोग करेंगे। लिटल कोर।


47
2018-06-24 19:12



ह्युरिस्टिक्स बहुत सरल होना चाहिए। कोई भी अनैच्छिक कार्य स्विच (पूर्ण टाइमलाइस का उपयोग) एक संकेत है कि धीमी सीपीयू कार्य के लिए अनुचित है। बहुत कम उपयोग और सभी स्वैच्छिक कार्य स्विच संकेत है कि कार्य धीमी सीपीयू में स्थानांतरित किया जा सकता है। - R..
एक और समस्या यह है कि 4 बेवकूफ 2GHz कोर 2 स्मार्ट 4GHz कोर की तुलना में अधिक मरने वाले आकार ले सकते हैं, या वे छोटे हो सकते हैं और 4 गीगाहर्ट्ज कोर की तुलना में बहुत कम बिजली ले सकते हैं लेकिन बहुत धीमी गति से चल सकते हैं - phuclv
@ आर .: सिद्धांत की रेखा में मैं आपके साथ सहमत हूं, लेकिन इसके लिए कुछ बुनियादी शेड्यूलर समर्थन को सक्षम करने के लिए मैंने एक एआरएम बोर्ड पर हास्यास्पद कोर जोस्टलिंग देखा, इसलिए इसमें कुछ और होना चाहिए। इसके अलावा, अधिकांश "नियमित" बहुप्रचारित सॉफ़्टवेयर को एसएमपी के साथ दिमाग में लिखा जाता है, इसलिए धीमी कोर पर खींचने वाली नौकरियों के साथ कोर की कुल संख्या के रूप में थ्रेड पूल को जितना बड़ा लगता है, उतना ही अचूक नहीं है। - Matteo Italia
@ रामहाउंड: 120W 10-कोर भाग में 12W प्रति कोर का पावर बजट होता है (सिंगल-कोर टर्बो मोड को छोड़कर)। यही कारण है कि क्वाड-कोर भागों में उच्चतम सिंगल-कोर घड़ियों पाए जाते हैं, जहां उदा। इंटेल की i7-6700k 4 कोर के लिए 91W का पावर बजट है: 22.75W प्रति कोर सभी कोर सक्रिय (4.0GHz पर भी AVX2 + FMA वर्कलोड के साथ प्राइम 95) के साथ बनाए रखा है। यही कारण है कि सिंगल-कोर टर्बो हेडरूम केवल एक अतिरिक्त 0.2GHz है, बनाम 22-कोर ब्रॉडवेल ई 5-269 9वी 4 2.2GHz बेस @ 145W, 3.6GHz टर्बो के साथ। - Peter Cordes
@ रामहाउंड: जोड़ा गया एक जवाब जो इस पर फैलता है। एक बहुत कोर ज़ीओन प्रतीत होता है ठीक ठीक ओपी क्या देख रहा है: बहुत कम पावर कोर संचालित करें, या जब संभव हो तो एक सिंगल-थ्रेड तेज चलने वाली बहुत सारी शक्ति खर्च करें (टर्बो)। - Peter Cordes


गेम में प्रदर्शन एकल कोर गति द्वारा निर्धारित किया जाता है,

अतीत में (डॉस युग गेम्स): सही।
इन दिनों, यह अब सच नहीं है। कई आधुनिक गेम थ्रेडेड और कई कोर से लाभान्वित होते हैं। कुछ गेम पहले से ही 4 कोर के साथ काफी खुश हैं और यह संख्या समय के साथ बढ़ती प्रतीत होती है।

जबकि वीडियो संपादन जैसे अनुप्रयोग कोर की संख्या से निर्धारित होते हैं।

सच का क्रमबद्ध करें।

कोर * दक्षता की कोर * समय की गति की संख्या।
यदि आप समान कोर के सेट पर एक समान कोर की तुलना करते हैं, तो आप अधिकतर सही होते हैं।

बाजार में जो उपलब्ध है उसके संदर्भ में - सभी सीपीयू प्रतीत होते हैं   मोटे तौर पर एक ही गति मुख्य मतभेदों के साथ अधिक धागे या   अधिक कोर उदाहरण के लिए:

इंटेल कोर i5 7600k, बेस फ्रीक 3.80 गीगाहर्ट्ज, 4 कोर      इंटेल कोर i7 7700k, बेस फ्रीक 4.20 गीगाहर्ट्ज, 4 कोर, 8 थ्रेड      एएमडी रेजेन 1600x, बेस फ्रीक 3.60 गीगाहर्ट्ज, 6 कोर, 12 थ्रेड      एएमडी रेजेन 1800x, बेस फ्रीक 3.60 गीगाहर्ट्ज, 8 कोर, 16 थ्रेड

विभिन्न आर्किटेक्चर की तुलना करना खतरनाक है, लेकिन ठीक है ...

तो हम सभी कोरों के साथ बढ़ते कोर के इस पैटर्न को क्यों देखते हैं   एक ही घड़ी की गति?

आंशिक रूप से क्योंकि हम बाधा में भाग गए। बढ़ती घड़ी की गति का मतलब है कि अधिक बिजली की आवश्यकता है और अधिक गर्मी उत्पन्न होती है। अधिक गर्मी का मतलब और भी शक्ति की जरूरत है। हमने इस तरह से कोशिश की है, नतीजा भयानक पेंटियम 4 था। गर्म और बिजली भूख लगी। ठंडा करना मुश्किल है। और स्मार्ट रूप से डिज़ाइन किए गए पेंटियम-एम (3.0 गीगाहर्ट्ज़ पर एक पी 4 की तुलना में तेज़ी से भी तेज नहीं था, पी-मोब के रूप में तेजी से 1.7GHz पर) था।

तब से, हम ज्यादातर घड़ी की गति को दबाते हुए छोड़ देते हैं और इसके बजाय हम बेहतर समाधान बनाते हैं। इसका हिस्सा कच्चे घड़ी की गति पर एकाधिक कोर का उपयोग करना था।

जैसे एक सिंगल 4GHz कोर जितना अधिक शक्ति खींच सकता है और तीन 2GHz कोर के रूप में गर्मी उत्पन्न कर सकता है। यदि आपका सॉफ़्टवेयर एकाधिक कोर का उपयोग कर सकता है, तो यह बहुत तेज़ होगा।

सभी सॉफ्टवेयर ऐसा नहीं कर सकते हैं, लेकिन आधुनिक सॉफ्टवेयर आमतौर पर कर सकते हैं।

जो आंशिक रूप से उत्तर देता है कि हमारे पास एकाधिक कोर के साथ चिप्स क्यों हैं, और हम अलग-अलग कोर के साथ चिप्स क्यों बेचते हैं।

घड़ी की गति के रूप में, मुझे लगता है कि मैं तीन बिंदुओं की पहचान कर सकता हूं:

  • कम बिजली के CPUs कुछ मामलों के लिए समझ में आता है जो कच्ची गति की आवश्यकता नहीं है। जैसे डोमेन नियंत्रक, NAS सेटअप, ... इनके लिए, हमारे पास कम आवृत्ति CPUs हैं। कभी-कभी अधिक कोर के साथ भी (उदाहरण के लिए 8x कम गति सीपीयू वेब सर्वर के लिए समझ में आता है)।
  • बाकी के लिए, हम आमतौर पर अधिकतम आवृत्ति के पास होते हैं जो हम अपने वर्तमान डिजाइन के बिना बहुत गर्म हो सकते हैं। (वर्तमान डिजाइन के साथ 3 से 4GHz कहें)।
  • और उसके ऊपर, हम कताई करते हैं। सभी सीपीयू समान रूप से उत्पन्न नहीं होते हैं। कुछ सीपीयू अपने चिप्स के हिस्से में बुरी तरह स्कोर करते हैं या बुरी तरह स्कोर करते हैं, उन हिस्सों को अक्षम कर दिया जाता है और उन्हें एक अलग उत्पाद के रूप में बेचा जाता है।

इसका क्लासिक उदाहरण 4 कोर एएमडी चिप था। यदि एक कोर टूट गया था, तो इसे अक्षम किया गया था और 3 कोर चिप के रूप में बेचा गया था। जब इन 3 कोर की मांग अधिक थी, तो 3 कोर संस्करण के रूप में कुछ 4 कोर बेचे गए थे, और सही सॉफ़्टवेयर हैक के साथ, आप चौथे कोर को फिर से सक्षम कर सकते थे।

और यह न केवल कोर की संख्या के साथ किया जाता है, यह गति को भी प्रभावित करता है। कुछ चिप्स दूसरों की तुलना में गर्म चलते हैं। बहुत गर्म और इसे कम गति सीपीयू के रूप में बेचते हैं (जहां कम आवृत्ति का मतलब कम गर्मी उत्पन्न होता है)।

और फिर उत्पादन और विपणन है और यह इसे और भी गड़बड़ कर देता है।

हमारे पास भिन्न घड़ी की गति के साथ भिन्नताएं क्यों नहीं हैं? अर्थात। 2 'बड़े' कोर   और बहुत सारे छोटे कोर।

हम कर। उन जगहों पर जहां यह समझ में आता है (जैसे मोबाइल फोन), हमारे पास अक्सर धीमी कोर सीपीयू (कम शक्ति), और कुछ तेज़ कोर के साथ एक एसओसी होता है। हालांकि, ठेठ डेस्कटॉप पीसी में, यह नहीं किया जाता है। यह सेटअप को और अधिक जटिल, अधिक महंगा बना देगा, और नाली के लिए कोई बैटरी नहीं है।


14
2018-06-24 13:59



जैसा कि मैंने बताया - "मैं इस प्रश्न को एक सामान्य बिंदु के रूप में पूछता हूं - विशेष रूप से ऊपर सूचीबद्ध उन सीपीयू के बारे में नहीं", और एक कारण था कि मैंने प्रत्येक वास्तुकला से दो उदाहरण दिए। यदि हम दोनों परिदृश्यों को 1 के रूप में मानते हैं तो सभी बड़े कोर, और 2. दो बड़े और दो छोटे - फिर मुझे लगता है आपके द्वारा उल्लेख किए गए सभी बिंदु दोनों मामलों पर लागू होते हैं - यानी। एक सैद्धांतिक अधिकतम एकल कोर गति, चिप्स का कताई, उपयोग में नहीं होने पर डाउनक्लोकिंग। - Jamie
एक अधिकतम अधिकतम गति कोर वह दिलचस्प नहीं है जब इसे चुनने के लिए नहीं चुना जाता है। वास्तव में हाई स्पीड कोर को प्राथमिकता देने के लिए शेड्यूलर को अद्यतन करने की आवश्यकता होगी। - Hennes


हमारे पास भिन्न घड़ी की गति के साथ भिन्नताएं क्यों नहीं हैं? उदाहरण के लिए, दो 'बड़े' कोर और बहुत सारे छोटे कोर।

जब तक हम बिजली की खपत के बारे में बेहद चिंतित नहीं थे, तब तक अतिरिक्त कोर से जुड़े सभी लागतों को स्वीकार करने का कोई अर्थ नहीं होगा और जितना संभव हो उतना कोर उतना अधिक प्रदर्शन नहीं मिलता है। अधिकतम घड़ी की गति बड़े पैमाने पर निर्माण प्रक्रिया द्वारा निर्धारित की जाती है, और पूरी चिप उसी प्रक्रिया द्वारा बनाई जाती है। तो निर्माण प्रक्रिया की तुलना में कुछ कोर धीमे बनाने का क्या फायदा होगा?

हमारे पास पहले से ही कोर हैं जो बिजली बचाने के लिए धीमा कर सकते हैं। अपने चरम प्रदर्शन को सीमित करने का क्या मतलब होगा?


10
2018-06-26 04:31



मेरे द्वारा यही विचार किया जा रहा था। जानबूझकर कुछ निम्न घटकों का उपयोग क्यों करें जब वे सभी अभिजात वर्ग हो सकते हैं? +1। - MPW
@ एमपीडब्ल्यू पसंद एक बड़ा कोर बनाने और फिर इसे कम करने के बीच नहीं है, यह कुछ बड़े बनाम कुछ छोटे और छोटे कोर के बीच है। क्योंकि आपके पास दो प्रतिस्पर्धी परिदृश्य हैं - सिंगल थ्रेड प्रदर्शन और बहु ​​थ्रेड प्रदर्शन - दोनों को अधिकतम क्यों नहीं करें? क्या हम जानते हैं कि आप कुछ बड़े और बहुत छोटे कोर के साथ एक चिप नहीं बना सकते हैं? - Jamie
@ जैमी आप कुछ बड़े और बहुत छोटे कोर के साथ एक चिप बना सकते हैं। लेकिन छोटे कोर कम घड़ी की गति पर नहीं चलेंगे। - David Schwartz
वे अगर वे इस तरह से डिजाइन किए गए थे ... सवाल यह है कि वे इस तरह से खरोंच से डिजाइन नहीं किए गए हैं, मौजूदा फैब्रिकेशन प्रक्रिया नहीं ले रहे हैं और इसे निष्क्रिय कर रहे हैं। - Jamie
@ जैमी मुझे समझ में नहीं आता कि आप क्या कह रहे हैं। पूरे सीपीयू को उसी फैब्रिकेशन प्रक्रिया के साथ बनाया जाना चाहिए, और अधिकतम घड़ी की गति काफी हद तक फैब्रिकेशन प्रक्रियाओं की विशेषता है। कोर जो एक ही फैब्रिकेशन स्तर पर कम घड़ी की गति की आवश्यकता होती है आमतौर पर होगी अधिक जटिल और अधिक जगह लेते हैं, अन्यथा उन्हें कम घड़ी की गति की आवश्यकता क्यों होगी? - David Schwartz


हमारे पास भिन्न घड़ी की गति के साथ भिन्नताएं क्यों नहीं हैं? उदाहरण के लिए, दो 'बड़े' कोर और बहुत सारे छोटे कोर।

आजकल अधिकांश बड़े प्रोसेसर के लिए नाममात्र घड़ी की गति का बहुत अधिक मतलब नहीं है क्योंकि उनके पास सभी को ऊपर और नीचे घड़ी करने की क्षमता है। आप पूछ रहे हैं कि वे अलग-अलग कोर को स्वतंत्र रूप से ऊपर और नीचे देख सकते हैं या नहीं।

मैं कई अन्य उत्तरों से आश्चर्यचकित हूं। आधुनिक प्रोसेसर यह कर सकते हैं और कर सकते हैं। आप इसका परीक्षण कर सकते हैं, उदाहरण के लिए, स्मार्टफोन पर सीपीयू-जेड खोलना - मेरा Google पिक्सेल अलग-अलग गति पर अलग-अलग कोर चलाने में पूरी तरह से सक्षम है:

यह नाममात्र 2.15 गीगा है, लेकिन दो कोर 1.5 9 3 गीगा पर हैं और दो 1.132 गीगा पर हैं।

वास्तव में, 200 9 के मुख्यधारा के इंटेल सीपीयू के पास अन्य कोरों के अंडरक्लॉक करते समय व्यक्तिगत कोर को बढ़ाने के लिए तर्क था, टीडीपी बजट में शेष रहते हुए बेहतर एकल कोर प्रदर्शन की अनुमति: http://www.anandtech.com/show/2832/4

"फेवर कोर" (इंटेल मार्केटिंग टर्म) वाले नए इंटेल प्रोसेसर के पास कारखाने में प्रत्येक कोर की विशेषता है, सबसे तेज़ कोर अतिरिक्त उच्च को बढ़ावा देने में सक्षम हैं: http://www.anandtech.com/show/11550/the-intel-skylakex-review-core-i9-7900x-i7-7820x-and-i7-7800x-tested/7

एएमडी के बुलडोजर चिप्स का इसका एक प्राचीन संस्करण था: http://www.anandtech.com/show/4955/the-bulldozer-review-amd-fx8150-tested/4

एएमडी के नए रेजन चिप्स शायद यह भी है, हालांकि यह स्पष्ट रूप से यहां नहीं बताया गया है: http://www.anandtech.com/show/11170/the-amd-zen-and-ryzen-7-review-a-deep-dive-on-1800x-1700x-and-1700/11


9
2018-06-25 02:42



आप एक अलग सवाल का जवाब दे रहे हैं। प्रश्न दो बड़े कोरों और बहुत सारे छोटे कोर बनाम बड़े कोरों के बारे में है - दो परिदृश्यों की योग्यता। दोनों परिस्थितियों में आप मांग पर निर्भर करते हुए ऊपर और नीचे घड़ी कर सकते हैं, या कोर को बढ़ावा दे सकते हैं। - Jamie
ऐसा नहीं है कि मैंने सवाल कैसे पढ़ा। प्रश्न "बड़े" और "छोटे" शब्दों का उपयोग करने के बावजूद, वास्तुशिल्प रूप से अलग-अलग कोर का उल्लेख नहीं करता है। यह विशेष रूप से घड़ी की गति पर केंद्रित है। - Grant Wu


एक आधुनिक प्रणाली पर आप अक्सर करना सभी कोर अलग-अलग गति से चल रहे हैं। एक कोर को बंद करना जो अत्यधिक उपयोग नहीं किया जाता है, बिजली उपयोग और थर्मल आउटपुट को कम करता है, जो कि अच्छा है, और "टर्बो बूस्ट" जैसी विशेषताएं एक या दो कोरों को काफी तेजी से चलती हैं जब तक कि अन्य कोर निष्क्रिय न हों, और इसलिए बिजली का उपयोग और पूरे की गर्मी उत्पादन पैकेज बहुत ज्यादा मत जाओ। ऐसी सुविधा के साथ चिप के मामले में, सूची में जो गति आप देखते हैं वह उच्चतम गति है जिसे आप एक ही समय में सभी कोरों के साथ प्राप्त कर सकते हैं। और सभी कोरों की अधिकतम गति क्यों होगी? खैर, वे एक ही भौतिक चिप पर एक समान डिजाइन हैं, उसी अर्धचालक प्रक्रिया के साथ निर्धारित, तो वे अलग क्यों होना चाहिए?

कारण सभी कोर समान हैं क्योंकि इससे एक बिंदु पर एक कोर पर चलने वाले थ्रेड के लिए यह सबसे आसान हो जाता है ताकि एक बिंदु पर एक अलग कोर पर चलना शुरू हो सके। जैसा कि कहीं और बताया गया है, आमतौर पर उपयोग किए जाने वाले चिप्स होते हैं नहीं समान कोर के इस सिद्धांत का पालन करें, अर्थात् एआरएम "बड़ा। लिटल" सीपीयू। हालांकि मेरे दिमाग में "बड़े" और "छोटे" कोर के बीच सबसे महत्वपूर्ण अंतर घड़ी की गति नहीं है ("बड़े" कोर फैनसीयर, व्यापक, अधिक सट्टा कोर होते हैं जो प्रति घंटे अधिक लागत पर अधिक निर्देश प्राप्त करते हैं बिजली का उपयोग, जबकि "छोटे" कोर एआरएम के सिंगल-इश्यू, इन-ऑर्डर, लो-पावर जड़ों के करीब आते हैं), क्योंकि वे एक ही चिप पर अलग-अलग डिज़ाइन होते हैं, आमतौर पर उनके पास अधिकतम अधिकतम घड़ी की गति भी होती है।

और विषम कंप्यूटिंग के दायरे में आगे बढ़ना, यह एक ही चिप पर एकीकृत "सीपीयू" और "जीपीयू" कोर को देखने के लिए आम बात है। इनके पास पूरी तरह से अलग डिज़ाइन हैं, विभिन्न निर्देश सेट चलाते हैं, अलग-अलग संबोधित किए जाते हैं, और आमतौर पर अलग-अलग घड़ी भी देखी जाएंगी।


8
2018-06-26 04:14





फास्ट सिंगल-थ्रेड प्रदर्शन और बहुत अधिक मल्टी-थ्रेड थ्रुपुट बिल्कुल ठीक है जो आपको सीपीयू के साथ मिलता है इंटेल की ज़ीऑन ई 5-269 9वी 4

यह 22-कोर ब्रॉडवेल है। निरंतर घड़ी की गति सभी कोर सक्रिय (उदा। वीडियो एन्कोडिंग) के साथ 2.2GHz है, लेकिन एकल कोर अधिकतम टर्बो 3.6GHz है।

तो समानांतर कार्य चलाने के दौरान, यह अपने 145W बिजली बजट का उपयोग 22 6.6W कोर के रूप में करता है। लेकिन केवल कुछ धागे के साथ एक कार्य चलाने के दौरान, वही बिजली बजट कुछ कोर टर्बो 3.6GHz तक देता है। ( एक बड़े ज़ीऑन में कम सिंगल-कोर मेमोरी और एल 3-कैश बैंडविड्थ इसका मतलब है कि यह 3.6 गीगाहर्ट्ज पर डेस्कटॉप क्वाड-कोर के रूप में तेज़ी से नहीं चल सकता है। डेस्कटॉप इंटेल सीपीयू में एक एकल कोर कुल मेमोरी बैंडविड्थ का अधिक उपयोग कर सकता है।)

2.2GHz रेटेड घड़ी की गति थर्मल सीमाओं के कारण कम है। एक सीपीयू जितना अधिक कोर होता है, धीमे होते हैं जब वे सभी सक्रिय होते हैं। यह प्रभाव 4 और 8 कोर CPUs में बहुत बड़ा नहीं है जो आप इस प्रश्न में उल्लेख करते हैं, क्योंकि 8 बहुत सारे कोर नहीं हैं, और उनके पास बहुत अधिक बिजली बजट हैं। यहां तक ​​कि उत्साही डेस्कटॉप सीपीयू भी इस प्रभाव को दिखाते हैं: इंटेल के स्काइलेक-एक्स i9-7900X बेस 3.3GHz के साथ 10c20t हिस्सा है, अधिकतम टर्बो 4.5GHz  I7-6700k (4.0GHz निरंतर / 4.2GHz टर्बो ओवरक्लॉकिंग के बिना) से कहीं अधिक सिंगल-कोर टर्बो हेडरूम है।

फ्रीक्वेंसी / वोल्टेज स्केलिंग (डीवीएफएस) एक ही कोर को प्रदर्शन / दक्षता वक्र की विस्तृत श्रृंखला पर संचालित करने की अनुमति देता है।  यह भी देखें Skylake पावर प्रबंधन पर यह आईडीएफ2015 प्रस्तुति, सीपीयू कुशलतापूर्वक क्या कर सकता है, और प्रदर्शन बनाम दक्षता दोनों को डिजाइन समय पर, और डीवीएफएस के साथ फ्लाई पर प्रदर्शन के बारे में बहुत सारी रोचक जानकारी के साथ।

स्पेक्ट्रम के दूसरे छोर पर, इंटेल कोर-एम सीपीयू में बहुत कम आवृत्ति होती है, 4.5W पर 1.2GHz की तरह, लेकिन 2.9GHz तक टर्बो कर सकते हैं। कई कोर सक्रिय होने के साथ, वे विशाल कोरों की तरह, अपने कोर को अधिक कुशल घड़ी-गति पर चलाएंगे।

आपको अधिकतर लाभ प्राप्त करने के लिए एक विषम बड़ी आवश्यकता नहीं है। लिटल शैली वास्तुकला। एआरएम बड़े में छोटे कोर। लिटल बहुत क्रोधित इन-ऑर्डर कोर हैं जो गणना के काम के लिए अच्छे नहीं हैं। बिंदु बहुत कम शक्ति वाला यूआई चलाने के लिए है। उनमें से बहुत से वीडियो एन्कोडिंग या अन्य गंभीर संख्या क्रंचिंग के लिए बहुत अच्छा नहीं होगा। (@ Lưu Vĩnh Phúc के बारे में कुछ चर्चाएं मिलीं कि क्यों x86 में बड़ा नहीं है। लिटल। असल में, एक बहुत ही कम-शक्ति अतिरिक्त धीमी कोर पर अतिरिक्त सिलिकॉन खर्च करना सामान्य डेस्कटॉप / लैपटॉप उपयोग के लिए इसके लायक नहीं होगा।)


जबकि वीडियो संपादन जैसे अनुप्रयोग कोर की संख्या से निर्धारित होते हैं। [4x 4.0 गीगाहर्ट्ज + 4x 2.0 गीगाहर्ट्ज 4x 4GHz से बहु-थ्रेडेड वर्कलोड पर बेहतर नहीं होगा?]

यह आपकी मुख्य गलतफहमी है। ऐसा लगता है कि यदि आप अधिक कोर पर फैलते हैं तो प्रति सेकंड कुल घड़ी की एक ही संख्या अधिक उपयोगी होती है। यह कभी मामला नहीं है। यह और अधिक है

cores * perf_per_core * (scaling efficiency)^cores

(perf_per_core घड़ी की गति के समान नहीं है, क्योंकि 3GHz पेंटियम 4 को 3GHz स्काईलेक की तुलना में प्रति घड़ी चक्र बहुत कम काम मिल जाएगा।)

सबसे महत्वपूर्ण बात यह है कि यह बहुत दुर्लभ है कि दक्षता 1.0 है। कुछ शर्मनाक समानांतर कार्य लगभग रैखिक रूप से स्केल करते हैं (उदाहरण के लिए एकाधिक स्रोत फ़ाइलों को संकलित करना)। परंतु वीडियो एन्कोडिंग है नहीं उसके जैसा।  X264 के लिए, स्केलिंग कुछ कोर तक बहुत अच्छी है, लेकिन अधिक कोर के साथ बदतर हो जाती है। जैसे 1 से 2 कोर तक जाने से गति लगभग दोगुनी हो जाएगी, लेकिन 32 से 64 कोर तक जाने से सामान्य 1080p एन्कोड के लिए बहुत कम मदद मिलेगी। जिस बिंदु पर स्पीड पठार सेटिंग्स पर निर्भर करता है। (-preset veryslow प्रत्येक फ्रेम पर अधिक विश्लेषण करता है, और इससे अधिक व्यस्त व्यस्त रह सकता है -preset fast)।

बहुत धीमी कोर के साथ, x264 के सिंगल-थ्रेडेड पार्ट्स बाधा बन जाएंगे। (उदाहरण के लिए अंतिम सीएबीएसी बिटस्ट्रीम एन्कोडिंग। यह h.264 के gzip के बराबर है, और समानांतर नहीं है।) कुछ तेज़ कोर होने से यह हल हो जाएगा, अगर ओएस जानता था कि इसके लिए शेड्यूल कैसे करें (या यदि x264 ने उचित थ्रेड को पिन किया है तेज कोर)।

x265 x264 की तुलना में अधिक कोर का लाभ ले सकता है, क्योंकि इसमें अधिक विश्लेषण है, और h.265 का WPP डिज़ाइन अधिक एन्कोड और समानांतरता को डीकोड करने की अनुमति देता है। लेकिन 1080p के लिए भी, आप किसी बिंदु पर शोषण के समानांतरता से बाहर निकलते हैं।


यदि आपके पास एन्कोड करने के लिए एकाधिक वीडियो हैं, तो समानांतर स्केल में एकाधिक वीडियो कर रहे हैं, साझा संसाधनों जैसे एल 3 कैश क्षमता और बैंडविड्थ और मेमोरी बैंडविड्थ के लिए प्रतिस्पर्धा को छोड़कर। कम तेज़ कोर को एल 3 कैश की मात्रा से अधिक लाभ मिल सकता है, क्योंकि उन्हें समस्या के कई अलग-अलग हिस्सों पर एक बार में काम करने की आवश्यकता नहीं होगी।


7
2018-06-28 20:03





हालांकि कंप्यूटरों को डिज़ाइन करना संभव है जिनके पास अलग-अलग स्वतंत्र गति से चलने वाले विभिन्न हिस्सों हैं, संसाधनों के मध्यस्थता को अक्सर यह तय करने में सक्षम होना चाहिए कि पहले कौन से अनुरोध की सेवा है, जिसके बदले में यह जानने की आवश्यकता है कि क्या कोई अन्य अनुरोध जल्द ही प्राथमिकता जीतने के लिए पर्याप्त हो सकता है । ऐसी चीजों का निर्णय लेना, सर्वाधिक समय, बहुत आसान है। "क्विज़ बजर" सर्किट की तरह कुछ को दो ट्रांजिस्टर के साथ कार्यान्वित किया जा सकता है। समस्या यह है कि त्वरित निर्णय लेना मज़बूती से अस्पष्ट मुश्किल है। कई मामलों में ऐसा करने का एकमात्र व्यावहारिक तरीका "सिंक्रनाइज़र" नामक निर्णय का उपयोग करना है, जो अस्पष्टताओं से बच सकता है लेकिन दो चक्र की देरी पेश करता है। कोई एक कैशिंग नियंत्रक डिज़ाइन कर सकता है जो अलग-अलग घड़ियों के साथ दो प्रणालियों के बीच मध्यस्थतापूर्वक मध्यस्थता करेगा यदि कोई मध्यस्थता जीतने वाले निर्धारित करने के लिए प्रत्येक ऑपरेशन पर दो-चक्र विलंब को सहन करने के इच्छुक थे। ऐसा दृष्टिकोण उपयोगी से कम होगा, हालांकि, यदि कोई विवाद की अनुपस्थिति में अनुरोधों के तुरंत बाद कैश करना चाहता है, तो यहां तक ​​कि अनचाहे अनुरोधों में भी दो चक्र की देरी होगी।

एक सामान्य घड़ी से सबकुछ चलाना सिंक्रनाइज़ेशन की आवश्यकता से बचाता है, जो बदले में दो-चक्र संचार विलंब से बचाता है जब भी घड़ी डोमेन के बीच जानकारी या नियंत्रण सिग्नल पास करना आवश्यक होता है।


4
2018-06-24 23:57